

KOMPONEN KOMPUTER PARALLEL


Beberapa hal yang berkaitan dengan desain arsitektur paralel :

- **Large set of registers**
- **Large physical address space**
- **Processor scheduling**
- **Processor synchronization**
- **Interconnection network topology design**
- **Partitioning**
- **Reliability**
- **High performance**

I. MEMORY

Salah satu aspek terpenting dalam arsitektur komputer adalah sistem memori. Unit-unit memori dalam sistem memori membentuk suatu hirarki sistem memori (lihat gambar 1.)


Hirarki Sistem Memori



Gambar 1. Hirarki sistem memori

- Model memori untuk Random Access Machines, Dua jenis memori :
 - Static Random Access Memory (SRAM) bersifat Non Destructive Read Out (NDRO)
 - Dynamic Random Access Memory (DRAM) bersifat Destructive Read Out (DRO) perlu di-refresh

- Associative Memory (AM) atau Content Addressable Memory (CAM):
 - Exact match associative memories
 - Comparison associative memories




Gambar 2. Struktur memori asosiatif

- Primitif untuk mengakses memori :
 - **Concurrent Read (CR)** – dua atau lebih prose-sor membaca lokasi memori yang sama pada saat yang sama
 - **Exclusive Read (ER)** – p prosesor dapat membaca p lokasi memori yang berbeda secara simultan
 - **Concurrent Write (CW)** – dua atau lebih prosesor dapat menulis ke lokasi memori yang sama pada saat yang sama
 - **Exclusive Write (CW)** – p prosesor dapat menulis p lokasi memori yang berbeda secara simultan

- Concurrent Write (CW) dapat dibagi menjadi beberapa jenis :
 - **Priority CW**
 - **Common CW**
 - **Arbitrary CW**
 - **Random CW**
 - **Combining CW**

- Model memori Untuk Parallel Random Acces Machines (PRAM) :
 - **Multiport memory (shared memory)**
Terdiri dari multiple port yang memungkinkan akses data secara simultan
 - **Keuntungannya** – mengurangi protokol komunikasi
 - **Kekurangannya** – memerlukan jumlah kabel dan konektor yang banyak



Gambar 3. Four-port Memory

- **Multiprocessor Memory (shared memory)**
 Shared memory pada sistem multiprocessor dapat dibagi menjadi tiga kategori :
 - **Uniform Memory Access model (UMA)**
 (Shared memory is centralized)
 - **Non-Uniform Memory Access model (NUMA)**
 (shared memory is distributed)
 - **Cache-Only memory Architecture (COMA)**
 (distributed main memories are converted to caches)
- **Multicomputer Memory (Unshared memory)**
 Menggunakan memori lokal (unshared)
 Berkomunikasi dengan prosesor lain dengan mengirimkan pesan melalui jaringan
 Disebut juga sbg.- **message passing system**

II. INTERCONNECTION NETWORKS (Topology)

Menghubungkan prosesor dan memori bersama dalam arsitektur paralel.

Jenis-jenis topologi prosesor :

Linear dan ring, shuffle exchange, hypercube, star, de Bruijn, binary tree, delta, butterfly, mesh, omega dan pyramid.

Dua group topologi jaringan :

- **Jaringan statik – koneksinya tetap/fixed**
- **Jaringan dinamik – dapat dikonfigurasi ulang**

1. Linear dan Ring

Pada topologi interkoneksi linear, prosesornya disusun dalam urutan ascending dari 0 ke $p-1$. Setiap prosesor mempunyai dua tetangga, kecuali prosesor pertama dan terakhir.

Kelebihannya : topologinya sederhana


Kelemahannya : delay komunikasinya besar



Gambar 4. Interkoneksi Linear dengan 6 prosesor

Interkoneksi Ring dapat disusun dari interkoneksi linear dengan menghubungkan prosesor pertama dengan prosesor terakhir. Jenis topologi interkoneksi ring ada dua:

- Unidirectional (clockwise dan counter-clockwise)
- Bidirectional




Gambar 5. Interkoneksi Ring dengan 6 prosesor.

2. Shuffle Exchange

Pada interkoneksi shuffle terdapat N (N power of 2) prosesor P_0, P_1, \dots, P_{N-1} dengan link antara P_i dan P_j sbb:

$$j = \begin{cases} 2i & \text{for } 0 \leq i \leq (N/2 - 1) \\ 2i + 1 - N & \text{for } N/2 \leq i \leq N-1 \end{cases}$$




Gambar 6. Interkoneksi perfect shuffle dengan 8 prosesor.

Pada umumnya, interkoneksi shuffle menghubungkan node i dengan $\{2i \text{ modulo } (N-1)\}$ dengan pengecualian node $N-1$ terhubung dengan dirinya sendiri.

Representasi alternatif dari shuffle dapat diperoleh dengan representasi biner dari (indeks) prosesor.


Representasi biner j diperoleh dengan menggeser i satu posisi ke kiri (secara cyclic) lihat gambar 7.



Gambar 7. Representasi alternatif dari perfect shuffle dengan 8 prosesor.

Interkoneksi seperti pada gambar 8 dibawah ini dikenal dengan nama perfect unshuffle atau bidirectional (two-way connected).


Setiap jaringan dengan shuffle, unshuffle atau exchange links dikatakan sebagai jaringan shuffle exchange.



Gambar 8. Perfect Unshuffle Interconnection

3. Two-Dimensional Mesh

Pada topologi ini prosesornya disusun dalam matriks dua dimensi, setiap prosesor dihubungkan dengan empat tetangganya (atas, bawah, kiri dan kanan).




Gambar 9. Two-dimensional mesh. (a) mesh with no wrap-around connections, (b) mesh with wrap-around connections.


Jaringan interkoneksi model two-dimensional mesh ini digunakan pada mesin-mesin seperti : ILLIAC IV, Massively Parallel Processor (MPP), ICL Distributed Array Processor (DAP), Wire Routing Machine (WRM) dari IBM.

4. Hypercube or n-Cube

Pada topologi ini terdapat N prosesor P_0, P_1, \dots, P_{N-1} , $N = 2^q$ dimana $q \geq 0$. Setiap prosesor dihubungkan dengan tepat q tetangganya (hypercube dengan q -dimensi), artinya bahwa setiap prosesor mempunyai derajat q . Secara umum jaringan dengan N prosesor disebut sebagai sebuah jaringan biner n -cube. Gambar 10 dibawah ini menunjukkan jaringan interkoneksi three-cube (a) dan four-cube (b).



(a)



(b)


Gambar 10. Jaringan Interkoneksi Hypercube.
 (a) three-cube dengan 8 prosesor (b) four-cube dengan 16 prosesor

5. Star

Jaringan interkoneksi star mempunyai sifat sebagai berikut, untuk sembarang bilangan bulat n , setiap prosesor mempunyai permutasi n simbol yang berbeda. Hal ini menunjukkan bahwa jaringan ini menghubungkan $P = n!$ prosesor.

Pada jaringan star ini prosesor P_i dihubungkan dengan prosesor P_j jika dan hanya jika indeks j dapat diperoleh dari i dengan menukarkan simbol pertama dengan simbol ke x dimana $2 \leq x \leq n$.

Gambar 11. Memperlihatkan jaringan interkoneksi star $S_4 = 4! = 24$ prosesor.



Gambar 11. Jaringan interkoneksi Star dengan 24 prosesor

6. De Bruijn


Jaringan prosesor De Bruijn berisi $N = d^k$ prosesor, setiap prosesor direpresentasikan dengan k-digit word seperti $(a_{k-1} a_{k-2} \dots a_1 a_0)$, dimana $a_j \in \{0, 1, \dots, d-1\}$ untuk setiap $j = 0, 1, \dots, k-1$. Prosesor yang dapat dicapai dari $(a_{k-1} a_{k-2} \dots a_1 a_0)$ adalah

$$(a_{k-2} a_{k-3} \dots a_1 a_0 q) \text{ dan } (q a_{k-1} a_{k-2} \dots a_2 a_1)$$

dimana $q = 0, 1, \dots, d-1$.

Jaringan interkoneksi De Bruijn dengan $d=2$ dan $k=3$ diperlihatkan pada gambar 12 dibawah ini.

Mesin Triton-1 yang mempunyai arsitektur parallel hybrid SIMD/MIMD dihubungkan secara De Bruijn.




Gambar 12. Jaringan interkoneksi De Bruijn.

7. Binary tree

Pada interkoneksi model binary tree diperlukan $N=2^d - 1$ prosesor (d adalah jumlah level dalam tree)

Alternatif lain adalah interkoneksi model mesh of trees, yang terdiri dari N prosesor dan disusun dalam bentuk bujursangkar dengan jumlah baris dan kolom masing masing akar N seperti tampak pada gambar 13 di bawah ini.




Gambar 13. Jaringan interkoneksi 'Mesh of Tree'

8. Delta

Jaringan interkoneksi delta mempunyai sifat-sifat sebagai berikut:

- terdapat k tingkat
- setiap tingkat berisi crossbars yang mempunyai m input dan n output, total ada $m \cdot n$ crossbars
- jaringan model ini terdiri dari m^k input dan n^k output; sehingga totalnya terdiri dari $m^k \cdot n^k$ switching
- koneksi switching memungkinkan hubungan tepat satu path dari sembarang input ke sembarang output
- jika A merupakan alamat koneksi yang diinginkan dalam basis n , maka digit A menyatakan setting crossbar untuk melakukan koneksi yang diinginkan.



Gambar 14. Jaringan interkoneksi Delta


Gambar 14. di atas memperlihatkan sebuah jaringan interkoneksi delta tiga tingkat $2^3 \cdot 2^3$ yang menggunakan $2 \cdot 2$ crossbar.

9. Butterfly

Jaringan interkoneksi butterfly terdiri dari $(n+1)2^n$ prosesor, yang dibagi dalam $(n+1)$ baris, masing-masing $P = 2^n$ prosesor.

Barisnya diberi label dari 0 sampai n dan dikombinasikan sedemikian sehingga setiap prosesor dihubungkan ke empat prosesor lain.

Gambar 15. Dibawah ini memperlihatkan interkoneksi butterfly dengan 32 prosesor yang disusun dalam 4 baris.




Gambar 15. Jaringan interkoneksi butterfly

10. Omega

Jaringan interkoneksi omega diuslan oleh Lawrie (1975) sebagai jaringan interkoneksi antara prosesor dengan memori. Jaringan ini mempunyai $n = \log_2 N$ tingkat, $N/2$ switching boxes, N menyatakan jumlah input (output).


Jaringan ini menggunakan 4 switching boxes yang berbeda :

- **straight-through**
- **criss-cross**
- **upper broadcast**
- **lower broadcast**



Gambar 16. Jaringan interkoneksi Omega

11. Pyramid



Gambar 17. Jaringan interkoneksi Pyramid

Jaringan interkoneksi pyramid 2-D seperti tampak pada gambar 17. di atas terdiri dari $(4^{d+1} - 1)/3$ prosesor yang terdistribusi dalam $(d+1)$ level.

Jaringan tersebut mempunyai sifat-sifat sebagai berikut

- **ada 4^{d-2} pada level d**
- **ada 4^{d-1} pada level $d - 1$**
- **ada 4^d pada level $d - 2$**

Pada umumnya sembarang prosesor pada level x :

- dihubungkan dengan 4 prosesor tetangganya pada level yang sama jika $x < d$,
- dihubungkan dengan 4 prosesor anak (children) pada level $x-1$ jika $x \geq 1$, dan
- dihubungkan dengan induk (parent) pada level $x + 1$ jika $x \leq d-1$